(3) 日本国特許庁 (JP)

00特許出願公開

¹² 公開特許公報 (A)

昭59-123318

⑤Int. Cl.³
H 03 K 13/20

識別記号 101 庁内整理番号 7530--5 J 43公開 昭和59年(1984)7月17日

発明の数 1 審査請求 未請求

会社諏訪精工金内

(全 5 頁)

郊アナログーデイジタル変換回路

②特 願 昭57-234449

②出 顯 昭57(1982)12月28日 ②発 明 者 久根正樹

諏訪市大和3丁目3番5号株式

作出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

74代 理 人 弁理十 器 F 路

男 細 情

発明の名称

アナログーデイジタル変換回路

特許請求の範囲

入力電圧を積分して、その値に比例したデイジ タル値に変換する積分型フナログーデイジタル変 機画路において、積分詞跡に複数の積分銭技、あ るいは複数の積分コンデンサーにそれぞれ接続さ れた選択切り換え手段を具備し、試入力電圧の大 小に応じて、レンジ切り換えを存なうととを特数 とするフナログーデイジタル零線 国路・

発明の詳細な説明

本発明は、入力信号能圧値の大小に応じたレンジ切り換え機能を有するアナロダーディジタル変 終回路(以下 A/D 変換照路と称する。)に関する ものである。

二重積分型 A/D 変換回路は、基本的には、積分 用資料増幅器及び、積分抵抗と積分コンデンサー による構成であり、入力アナログ信号復任の一定 時間の積分(正積倍分期間「Ti」と呼ぶ)を、その後、 上記入カアナログ信号電圧とは逆磁性の一定電圧 を落準電圧票 「TR」から供給し逆域分(逆積分別間 です。」と呼ぶ)を順次行をい、類分回路 圧が一定値、すなわち積分回路の出力側に設けら れた比較回路の比較電圧に達するまでの時間をカ クントすることにより、入力アナログ相号電圧を、 これに比例したデイジェル値に変換するものである。

従来の入力信号電圧値の大小に応じたレンジ切 り換え機能を有する二重額分型 № D 変換回路の一 板的構成例を第1 図に示す。

第1 図にかいて、1 は Aの 実験回路のアナロタ 入 乃 端子、3 は 大規模兼 摂回路の 入力 端子である。 また、6 は 入力 切換え アナログスイッチ 計、7 は 素準 既 圧 額、8 は 入 カパッフ アーアン プで むる 1 0 は 積分 器 用 預 算 増 幅 習 1 4 の 反 転 入 力 剂 子 口 と 入 カパッフ アーアン プ 8 の 出 力 端子 り 町 に 遊 枝 された 積分 経 抗 で あり、1 2 は 比較 器 用 資 貨 増 編 器 1 5 の非反転入力端子(H)に一端が接続された積分コンデンサーである。

以上、入力パッファーアンプ、積分器用資算機 高、比較器用資料場幅器、及び積分更抗、積分コ ンデンナーにより 4/0 変換 脳路を構成している。 15 は、積分 国路の型力 電圧 と比較電圧 (通常は 参加電位とする)とを比較する比較器用質算増 報で、その比較器用質算増幅器の出力は、制御論 環関路16 に接続されている。

入力切換えアナログスインテ係らは、制制高理国 採16で制御されるが、アナログスインテ「82」,「03 」に対して、アナログスインチ「82」,「03 」は、外部接続された、レンジ切換えの海準脈抗 2(通常では約10メガホームが選ばれる。)と レンジ切換えの分解抵抗4(レンジ切換えの海準 接拭の10分の1=約1メオポーム)を選択する スインナであり、例えば入力電圧が小さい場合(メランレンジと呼ぶ)には、アナログスインテ「 81」=08,「82」=183」=08下をた 、入力減下の階分アナログーアインメを輸出 るが、人力電圧が増大すると、ファログスイッチ 「81」コロFF、「82」=「83」= 0 8 と なって、レンが積差の基準軽減と分割接抗と 分割された人力電圧でフナログーデイジタル変換 する方式となっている(アンブレンジと呼ぶ)。 また、ファログスイッチ「84」、「85」は、 を確保証据7とを選択するスイッテである。

第2回は、第1回の動作を示すタイミングチャートである。

り表示する。

ところが実際には、第1捌に示す様に、A/D変 換回路のアナログ入力猶子から、入力パッファア ンプ迄の経路には、入力切換えアナログスイッチ 鮮のオフ抵抗、大規模集積回路の静電気保護用ダ イオードのオフ挺抗、及びジャンクションリーク 編の幼少リーク領流が存在し、入力債号の大小に よってはその値は10ピコアンペア(III×II) -12 アンペア)以上となり、当然そのリーク電流は、 アナログ入力端子を短絡してもレンジ切換を用基 準抵抗を流れる為、そのレンジ切換を用基準抵抗 の両端に発生する電圧は、「リーク電流」と、「 レンジ切換を用基準抵抗(通常は高人力インビダ ンスとする為10メグオームとなる)」との積とな \$ Ø ₹ (10 × 10 12) × (10 × 10 6) (Valts) = 10 4 (Volts)となり、例えばこの A/D 変換回路の最小 分解能が100マイクロボルト(III0×10 * Volts) の計測器であった場合には、アナログ入力端子が 短絡状態でも、ゼロ点疹を上がり現象(入力電圧 O(でも表示値が)良とならない)となってアナログ ーデイツタル変換要素値として現われ、計削構度 に影響を与えている。上記レンジ切換えの高単極 板及び分割拡減をともに低減させれば、開闢ない が、積配の様に実際には、アナログ人力 増予から の入力インピダンスは、程度とのレンジ切換えの 分割抵抗で決定される為国路の入力インピダンス が低下してしまい、計劃器として好ましくない結 果となる。

本発明は、上記に述べた欠点を除去したものであり、その目的とする所は、微少リータ電流が小さく(入力切換え サータイな流を たんど 無 かっしゃ。 etc. しかもしとが は な 高人の 変 強 に な しかもしと が に な る 人の 変 強 レ と を と で ま し ひ もし と し に と り と と に と り 、 と に に り 、 レ ン ジ 切り を が ら と と に と り 、 上 記 の り い と ジ 切り な し た も の で る る 。

第3図K本発明の方式を採用した、A/D変換回

路の一寒施例を示す。

第3回に示すように、本発明の方式は、第1回 の隠路権成とは異なり、入力パッファーアンプ8 の出力に、レンジ切り換き用アナログスイッチ「 88」、「89」と、アップレンジ専用正積分板 抗20を付加したものである。その為、従来の回 終におけるレンジ切り換えの為の入力切り換えす ナログスイッチと、外付のレンジ切り換えの基準 抵抗及びレンジ切り換えの分割抵抗は全く不要で、 アナログ入力端子の微少リーク電流による影響も 皆無となり、著しく計測精度の向上が計れるもの である。

本方式によると、ダウンレンジにおける積分抵 抗10と積分コンデンサー12に依る積分回路定 数は従来の方式と何ら違いはない。ところが、入 カアナログ気圧が増大し、創御論理回路22に依 り、アップレンジに入った場合には、積分期間「 『 I 」においては、アップレンジ正研分専用アナ ログスイッチ (「SS」)をON状態とし、その アナログスイッチに直列接続された、アップレン ジ専用正積分抵抗20で積分を行ない、逆積分期 問「Ts」においては、ダウンレンジと同様のア ナログスイッチ(「B9」)をON状態とし、そ のアナログスイッチに直列接続された、積分抵抗 10で逆積分を行ない、積分回路の利得を制御す る方式としている。

第4 図は、第3 図に示す本発明の一実施例の動 作を示すタイミングチャートである。

以上の様に、本発明の方式は、第1図のレンジ 切り換えの基準抵抗、レンジ切換まの分別抵抗、 レンジ切換えのアナログスイツチ(「81」。「 821. [83])の代替として、アップレンジ 正核分章用アナログスイッチ(「581)と、ア ップレンジ専用正積分抵抗のみを追加したもので あり、との様にするととにより、アナログ入力部 の構成が非常に簡単であるが故にリーク電流が少 なく、しかも高入力インピダンス高糠度のレンジ 切換え機能付の A/D 変換回路を構成するととがで きる効果を有するものである。

尚、上記説明では、積分抵抗にそれぞれ直列接

経されたアナログスインチによる切り換え事段と してあつかったが、本発明はそれに服らず、2系 総を越えるレンジ切り換え、及び第5関。第6図 に示す様な国路方式でもまったく同様な効果が得 られるものである。

図面の輸単左規明

排1 図は、従来のレンジ切り換え付 A/D 変換回 路の樹成例を示す関であり、 煎2 関けそのメイミ ングチャートである。

#3 図は、本発明によるレンジ切り換え付 A/D 変換回路の構成例を示す図であり、第4 図はその タイミングチャートである。第5型は本絵明の第2線施例を 年7日議例、第6回は本絵明の第3架施術を年4世際例ではる。 1・・ A/D 変換 圏路 のアナログ入力端子。

2 • • 並發抵抗

3 • • 大規模集積膨終入力端子

4 · · A/D 変換回路のC O M 帽子

5 • • 分訓抵抗

6 • • 分割抵抗接続用降子

7 。 • 入力切換をアナログスイッチ群

8 • • 基準電圧額

9 ・・入力パッファーアンプ

10 ・・ 入力 バッファー アンプ 出 力 煌 子

11,25 · · 積分抵抗

12 • • 糖 分 器 入 力 端 子

13・・積分コンデンサー

14 • • 比較器入力端子

15 • • 積分器用流貨增幅器

16 · · 比較器用資雜增幅器

17 • • 制 御 除 理 前 路

18・・従来の大規模集積回路プロック

19.27.30・・本発明による入力アナログスイ ツザ麻

20 ・・アップレンジ用パッファーアンプ出力器

21,28・・アップレンジ専用正積分抵抗

22 • • 精分器入力端子

23・・本発明による制御論理回路

24,26,29 ・ 本発明による大規模集積回路プロック

81・・従来のダウンレンジ用アナログスイツ

特開昭59-123318(4)

チ群

82,83 ・・従来のアップレンジ用アナログスイ

84,86 · ・入力積分用アナログスイッチ

85,87・・逆積分用アナログスイッチ

88 ・・アップレンジ正 積分専用アナログスイッチ-

Sg 。・ダウンレンジ療分・アップレンジ遊費 分専用アナログスイッチ


(A) · · 積分波形


(B・・アナログスイッチの開閉タイミング 以 上

出願人 株式会社諏訪精工会


代理人 弁理士 最 上







第 4 図



等 6 図